Аппаратные интерфейсы ПК

         

Модули динамической памяти


Динамическая память чаще всего применяется в виде модулей с разрядностью 1, 2,4 или 8 байт, которые могут устанавливаться пользователем без каких-либо при­способлений. Модули стандартизованы, поэтому обеспечивается взаимная совме­стимость.

¦ SIPPh SIMM-30 — самые первые модули с однобайтной организацией, приме­нялись вплоть до 486-х процессоров.

¦    SIMM-72-pin — 4-байтные модули, применявшиеся на системных платах для 486 и Pentium.

252________________________________ Глава 7. Интерфейсы электронной памяти

¦     DIMM-168 — 8-байтные модули для Pentium и выше. Существует два поколе­ния, существенно различных по интерфейсу. Модули DIMM 168-pin Buffered (1-го поколения), как и слоты для них, встречаются редко и с широко распро­страненными модулями DIMM 2-го поколения несовместимы даже механически (по ключам). Наиболее популярно второе поколение с микросхемами SDRAM.Различают модификации в зависимости от наличия буферов или регистров на управляющих сигналах:' Unbuffered, Buffered и Registered.

¦     DIMM-184 — 8-байтные модули DDR SDRAM для системных плат 6-7 поко­лений процессоров.

¦     RIMM — 2-байтные модули RDRAM для системных плат 6-7 поколений про­цессоров.

¦     SO DIMM (72 и 144-pin) и 50 RIMM — малогабаритные варианты модулей (для блокнотных ПК).

¦     AIMM (AGP Inline Memory Module), они же GPA Card (Graphics Performance Accelerator) — 66-контактные 32- или 16-битные модули SDRAM, предназна­ченные для расширения памяти графических адаптеров, встроенных в системную плату.

Не пересчитывая контакты, отличить «короткие» SIMM от «длинных» и DIMM-модулей легко по их размеру: длина модуля SIMM-30 pin примерно 89 мм, SIMM-72 — 108 мм. Модули DIMM-168 и DIMM-184 имеют одинаковую длину около 134 мм (5,25"), но у 168-контактных модулей два ключа, а у 184-контактных — один (за счет чего больше контактов); кроме того, у DIMM-184 по две прорези по бокам, а не по одной.
Модули RIMM имеют ту же длину, но легко отличимы по меньшему числу контактов — середина краевого разъема свободна от ламелей. У модулей RIMM микросхемы памяти закрыты пластиной радиатора. Кроме того, их левый ключ гораздо ближе к центру, чем у DIMM.

Модули памяти применяются и в принтерах (лазерных) — DIMM-168, 100-Pin DIMM, AIMM, SO DIMM-144, но иногда для них требуются и специальные мо­дули (по конструктиву или параметрам).



Современные модули памяти имеют шину данных разрядностью 1,4 или 8 байт. Кроме основных информационных бит, модули могут иметь дополнительные кон­трольные биты с различной организацией.

¦     Модули без контрольных бит (поп Parity) имеют разрядность 8,32 или 64 бита и допускают независимое побайтное обращение с помощью отдельных для каж­дого байта линий CAS#.

¦     Модули с контролем паритета (Parity) имеют разрядность 9, 36 или 72 бита

и также допускают независимое побайтное обращение, контрольные биты по

обращению приписаны к соответствующим байтам.

¦     Модули с генератором паритета (Fake Parity, Parity Generator, Logical Parity) так­ же допускают независимое побайтное обращение, логические генераторы па­ритета по чтению приписаны к соответствующим байтам. Действительного контроля памяти они не обеспечивают.

7.1. Динамическая память

253

¦     Модули с контролем по схеме ЕСС имеют разрядность 36,40,72 или 80 бит.

Обычно они допускают побайтное обращение к информационным битам, но

контрольные биты у них привязаны к одному или нескольким сигналам CAS#,

поскольку ЕСС подразумевает обращение сразу к целому слову.

¦     ECC-Optimized — модули, оптимизированные под режим ЕСС. От обычных мо­дулей ЕСС они отличаются тем, что могут не обеспечивать побайтное обраще­ние к информационным битам.

¦     ECC-on-Simm (EOS) — модули со встроенной схемой исправления ошибок. Каж­дый байт модуля имеет встроенные средства контроля и исправления ошибок, работающие прозрачно.


Для системы модули функционируют как обычные па­ритетные — в случае обнаружения неисправимой ошибки они генерируют оши­бочный бит паритета. Эти модули обеспечивают отказоустойчивость по памяти(Kill Protected Memory) для системных плат, поддерживающих только конт­роль паритета. По «благородству» поведения (делают больше, чем «говорят»)они являются прямой противоположностью модулям с генератором паритета.

Набор сигналов модуля SIMM в основном совпадает с сигналами одиночных мик­росхем динамической памяти. Основные характеристики распространенных мо­дулей приведены в табл. 7.5, более подробное описание — в следующих разделах.

Таблица 7.5. Основные характеристики модулей памяти

Модуль

Разрядность1, бит

Объем, Мбайт

Тип

Питание, В

Спецификация

SIMM-30.SIPP

8(9)

0,25-4

FPM, EDO

5

60,70, 80 не

SIMM-72

32 (36)

1-32

FPM, EDO, BEDO

5

50,60,70 не

DIMM-168-I

64(72,80)

8-256

FPM, EDO

5

50, 60,70 не

DIMM-168-II

64 (72, 80)

8-512

FPM, EDO

5,3,3

50,60,70 не

DIMM-168-II

64 (72, 80)

8-1024

SDRAM

3,3

РС66,РС100,РС133

DIMM-184

64 (72, 80)

128,256...

DDR SDRAM

2,5

РС1600,РС2100

МММ

32

4

SDRAM

3,3

166 МГц

100-Pin DIMM

32

4-128

SDRAM

3,3

100,125 МГц

100-Pin DIMM

32

4-32

FPM, EDO

3,3

50, 60 не

SODIMM-72

32(36)

4-32

FPM, EDO

3,3

50, 60 не

SODIMM-144

64(72)

32,64

FPM, EDO

3,3

50, 60 не

SODIMM-144

64(72)

32-256

SDRAM

3,3

66,100,125,133 МГц

RIMM

16(18)

64,96, 128,256

RDRAM

2,5

РС600, РС700, РС800

1В скобках указана разрядность с учетом битов паритета или ЕСС.

Спецификация быстродействия у разных типов памяти отражает различные па­раметры и выбирается исходя из технических и маркетинговых соображений. Для асинхронной памяти указывают время доступа (в наносекундах). Для памяти SDRAM указывается тактовая частота, на которой она работает с достойным зна-



чением латентности (на более высокой частоте она, возможно, и будет работать, но с большим значением CL). Обозначения РС66, PC 100 и PC 133 здесь тоже указывают на частоту (отсутствие обозначения соответствует 66 МГц — поначалу иных специфи­каций не было), а также на соответствие спецификациям Intel. Для DDR SDRAM числа в спецификации отражают пиковую пропускную способность (Мбайт/с): РС1600 (8 байт, 2 х 100 МГц), РС2100 (8 байт, 2 х 133 МГц). Для RDRAM числа в названии (600, 700 и 800) обозначают округленную частоту (2 х 300, 2 х 356 и 2 х 400 МГц) схода двухбайтных данных с конвейера RDRAM. Таким образом, их пиковая производительность составляет 1200, 1424 и 1600 Мбайт/с.

Маркировка модулей SDRAM, согласно спецификациям Intel, имеет вид PCX-abc-defY, где X — частота, МГц; а - CL (Cas Latency, в тактах), b - Trcd (задержка RAS-CAS), с = Тгр (время предзаряда RAS), d - Тас (время доступа), е — ревизия последовательной идентификации (SPD), f — резервный символ, Y — символ ар­хитектурных особенностей (R — признак наличия регистров; отсутствие символа означает отсутствие регистров и буферов). Временные характеристики задаются в десятках не, но Тас может задаваться и в наносекундах. Номер ревизии SDP может содержать как последнюю цифру, так и обе. Так, модуль РС100-322-620 работает на частоте 100 МГц при CL - 3 и Тас = 60 не, SPD ревизии 1.2. Но он может обозначаться и как PC 100-322-60120. Модуль PC100-322-620R имеет те же параметры, но еще снабжен и регистрами.

Существуют адаптеры, преобразующие форматы модулей SIMM (SIMMVerter, SIMMSaver). Они позволяют, например, сложить из четырех SIMM-30 один SIMM-72 или из двух односторонних SIMM-72 сложить один двусторонний. Трудно назвать такие конструктивные решения элегантными и надежными (по­является слишком много механических соединений и контактов), но их примене­ние может быть оправданно при дефиците гнезд на плате. Или, например, при на­личии четырех 4-мегабайтных модулей SIMM-30 можно сделать 16-мегабайтный SIMM-72.


Следует помнить о повышенной нагрузке на шины, вносимой такими «супермодулями» с непомерным количеством микросхем и проводников.

Идентификация модулей

Для автоматической идентификации наличия и типа установленного модуля применяются различные методы, основанные на считывании конфигурацион­ной информации с модуля (параллельная или последовательная идентификация) или «исследовании» свойств модуля во время начального тестирования по вклю­чении питания.

Метод параллельной идентификации начал применяться с модулями SIPP и SIMM-30 фирмы IBM. В интерфейс этих модулей были введены два дополнитель­ных вывода, и по заземленным (на модуле) сигналам системная плата могла рас­познать наличие и объем установленной памяти. В SIMM-72 для идентификации предназначались 4 вывода (для ЕСС-модулей — 5), которые должны были нести информацию об объеме, быстродействии и типе применяемой памяти. Этот ме­тод не выдержал натиска новых типов памяти, поскольку описать их важнейшие

7,1. Динамическая память_____________________________________________ 255

параметры четырьмя битами невозможно. В SO DIMM-72 используют 7 бит, в DIMM-168 первого поколения — 10, что тоже не решает проблем.

Новые модули памяти — DIMM-168 второго поколения, SO DIMM-144, DIMM-184 используют последовательную идентификацию (Serial Presence Detection). На модуль устанавливается микросхема специальной энергонезависимой памяти с последовательным доступом по двухпроводному интерфейсу 12С, хранящая исчер­пывающую конфигурационную информацию. Формат конфигурационных данных стандартизован JEDEC, из доступных 256 байт под параметры пока определены только первые 32 и еще 32 зарезервированы, 64 байта отданы под информацию производителя (табл. 7.6). Основные параметры описываются в явном виде, на­пример, временные — в наносекундах, количество бит адреса задается числами. Интерфейс 12С позволяет легко объединять его сигналы со всех модулей, что существенно проще, чем коммутация 4-10 линий параллельной идентификации.


На разъем модулей DIMM-168 выведены 3 бита адреса SA[0:2], что позволяет раз­ водкой этих выводов адресовать до восьми модулей с объединенными линиями синхронизации и данных. При необходимости расширения следующие восемь мо­дулей потребуют от контроллера (чипсета) еще только одной двунаправленной или выходной линии. Адрес в SO DIMM-144 фиксирован, так что двухпроводный интерфейс позволяет опрашивать только один модуль, а каждый следующий мо­дуль потребует по одной дополнительной линии.

Байты 128-255 конфигурационной памяти свободны. Эту область в принципе можно занимать для пометки компьютера (точнее, модуля памяти) с целью при­вязки программного обеспечения к конкретному экземпляру PC. Однако при не­осторожном использовании модулей с микросхемами без защиты от модификации случайная запись в ячейки 0-127 может привести к недоступности модуля памя­ти. «Оживить» его можно будет только записью корректных данных.

Таблица 7.6. Назначение байт последовательной идентификации Байт    Назначение

Стандартизованная информация о микросхеме

0                   Число записанных байт конфигурационной памяти

1                   Разрядность адреса микросхемы Serial PD (определяет объем конфигурационной

памяти: 1—2 байта, 2 — 4 байта, ODh — 8 Кбайт)

2                   Тип памяти: 00 — резерв, 01 — Std FPM, 02 — EDO, 03 — Pipelined Nibble (BEDO),

04 —SDRAM

3                   Количество бит адреса строк в банке 1 (биты 0-3) и банке 2 (биты 4-7) по модулю 16

(О — не определено, 1 — 1 или 16,2 — 2 или 17 и т. д.) Если банки одинаковые,

то биты 4-7 нулевые

4                   Количество бит адреса столбцов (аналогично предыдущему)



5                   Количество банков (рядов микросхем)

6-7      Разрядность данных с учетом контрольных бит (если менее 255, байт 7 — 0)

8         Уровень напряжения интерфейса: О — 7TL/5B, 01 —LVTTL (не допускает 5 В), 02 — HSTL 1.5,03 — SSTL 3.3,04 — SSTL 2.5

продолжение^

256________________________________ Глава 7. Интерфейсы электронной памяти

Таблица 7.6 (продолжение)

Байт    Назначение________________________________________________________________

9                    Для DRAM — RAS Access time (в наносекундах). Для SDRAM — минимальное время

цикла (Tclk) для максимального значения CL (десятые доли не в BCD-коде)

10                 Для DRAM — CAS Access time (в наносекундах). Для SDRAM — время доступа

относительно тактового импульса (Тас) аналогично предыдущему

11                 Схема контроля: 00 — Non-Parity, 01 — Parity, 02 — ЕСС

12                 Частота (тип) регенерации: 00 — Normal (распределенный цикл 156 мкс),

01 — Reduced 0.25х (39 мкс), 02 — Reduced 0.5х (78 мкс), 03 — Extended 2x (313мкс), 04 — Extended 4x (625 мкс), 05 — Extended 8x (125 мкс). Бит7 является признаком саморегенерации (биты 6:0 кодируют те же периоды)

13                 Разрядность микросхем основной памяти, бит. Бит 7 равен 1, если имеется второй

банк с удвоенной разрядностью микросхем. Если банк один или оба банка одинаковы,

бит 7 равен О

14                 Разрядность микросхем контрольных разрядов, бит (аналогично)



15-30   Детальное описание временных и организационных параметров SDRAM

31        Объемы банков (рядов микросхем): битО —4 Мбайт, бит 1—8 Мбайт, бит7 — 512 Мбайт,

единичное значение устанавливается в одном или нескольких (двух) битах 32-35   Время предварительной установки и удержания входных сигналов 36-61    Резерв

62                 Ревизия SPD (две BCD-цифры)

63                 Контрольная сумма байт 0-62 по модулю 256

Информация изготовителя

64-71    Идентификатор производителя по JEDEC

72          Код страны производителя

73-90     Код изделия (ASCII)

91-92     Код модификации

93-94     Дата изготовления (wwyy — неделя, год)

95-98     Серийный номер

99-127   Специальные данные изготовителя

126             Спецификация частоты ( для Intel) DIMM SDRAM. Частота 66 МГц задается кодом 66п,

более высокие значения — числом МГц (100 = 64h)

127             Детализация для SDRAM 100 МГц (для Intel)

Модули SIMM-30, SIPP, SIMM-72

Модули SIMM (Single In-Line Memory Module) и SIPP (Single In-Line Pin Package) представляют собой небольшие печатные платы с односторонним краевым разъемом. Контактами модулей SIMM являются позолоченные (или покрытые специальным сплавом) площадки, расположенные на обеих поверхностях вдоль одной из сто­рон. Слово Single (одиночный) в названии подразумевает, что пары площадок на обеих сторонах эквивалентны (электрически соединяются между собой). У малорас­пространенных модулей SIPP контакты штырьковые (pin — иголка); эти контакты при необходимости можно припаять к площадкам модулей SIMM (такие контакты

7.1. Динамическая память_____________________________________________ 257

когда-то даже продавались в комплекте с модулями SIMM). Модули SIPP оказа­лись непрактичными — их контакты не выдерживают транспортировки и много­кратной установки.



На модулях смонтированы микросхемы памяти в корпусах SOJ или TSOP, их адресные входы объединены. Количество и тип микросхем определяются требуемой разрядностью и объемом хранимых данных. Архитектура модулей обеспечивает возможность побайтного обращения, что существенно для записи (byte-write); выбор байт производится отдельным входом CAS# для каждого байта. Распростра­ненные модули имеют напряжение питания 5 В, их параметры приведены в табл. 7.7.

Таблица 7.7. Организация модулей SIMM

Емкость, Мбайт

С паритетом

Без паритета

30-pin

72-pin

30-pin

72-pin

256 Кбайт

256Кх9

-

256 Кх 8

-

1

1Мх9

256 К х 36

1Мх8

256 К х 32

2

-

512Кх36

-

512Кх32

4

4Мх9

1 Мх36

4Мх8

1Мх32

8

-

2Мх36

-

2Мх32

16

-

4Мх36

-

4Мх32

32

-

8Мх36

-

8Мх32

64

-

16Мх36

-

16Мх32

По логической организации различают односторонние и двусторонние модули.

У «односторонних» модулей микросхемы смонтированы на одной (передней)

поверхности, у «двусторонних» двойной комплект — два банка — микросхем смон­тирован на обеих сторонах платы. Эти названия не совсем точны, но имеют проч­ные позиции и иностранное происхождение (single side и double side). Часто встре­чаются модули, у которых на второй стороне смонтировано несколько микросхем, дополняющих набор первой стороны до требуемой разрядности (чаще там разме­щаются контрольные биты). Такие модули являются логически односторонними. У «истинно двусторонних» на обеих сторонах обычно симметрично расположе­ны одинаковые комплекты микросхем.              

«Короткие», или SIMM 30-pin, модули SIMM (старый тип) имеют 30 печатных выводов (рис. 7.11) и однобайтную организацию. Разводка выводов у модулей фирмы IBM (для компьютеров IBM PS/2) отличается от общепринятых стандарт­ных. Различия делают несовместимыми модули с объемом более 1 Мбайт: моду­ли IBM могут быть двусторонними (2 Мбайт), стандартные — только односто­ронними.


Малораспространенные модули SIPP имеют 30 штырьковых выводов и совпадают по разводке со стандартными модулями SIMM 30-pin (SIMM-30). Применение однобайтных модулей особенно в 32-битных системных платах сильно сковывает свободу выбора объема памяти. Назначение выводов SIMM-30 и SIPP приведено в табл. 7.8.

258

Глава 7. Интерфейсы электронной памяти



Рис. 711. Модули SIMM-30

Таблица 7.8. Назначение выводов модулей SIPP и SIMM 30-pin

Контакт

STD

IBM

Контакт

STD1

IBM2                          .

1

+5 В

+5 В

16

DQ4

DQ4

2

CAS#

CAS#

17

МА8

MAS

3

DQO

DQO

18

МА9

MA9

4

МАО

МАО

19

МАЮ

RAS1#                             :

5

МА1

МА1

20

DQ5

DQ5

6

DQ1

DQ1

21

WE#

WE#

7

МА2

МА2

22

GND

GND

8

МАЗ

МАЗ

23

DQ6

DQ6

9

GND

GND

24

N.C.

PD(GND)

10

DQ2

DQ2

25

DQ7

DQ7

11

МА4

МА4

26

PB-Out

PD(1M=GND)

12

МА5

МА5

27

RAS#

RASO#

13

DQ3

DQ3

28

CAS-Parity#

N.C.

14

МА6

МА6

29

PB-ln

PB-(ln/Out)

15

МА7

МА7

30

+5B

+5B

1   STD-стандартный SIMM (SIPP).

2   IBM - SIMM фирмы IBM.

«Длинные», или SIMM 72-pin (SIMM-72), модули SIMM имеют 72 печатных вы­вода (рис. 7.12, табл. 7.9) и 4-байтную организацию с возможностью независимо­го побайтного обращения по сигналам CASx#. По сигналам выборки строк биты данных делятся на два слова, DQ[0:15] выбираются сигналом RASO# для первого банка и RAS1 # для второго, DQ[ 16:31] выбираются соответственно сигналом RAS2* и RAS3*. В односторонних модулях (1,4,16,64 Мбайт — 1 банк) используется толь­ко одна пара сигналов выборки RASO* и RAS2#, в двусторонних (2,8, 32 Мбайт — 2 банка) — две пары сигналов RAS#. Заметим, что использование всеми модулями обеих дар линий RAS# поддерживается не всеми системными платами. Конт­рольные биты модулей с паритетом по выборке приписываются к соответству1-ющим байтам, в ЕСС-модулях возможны различные варианты.


Модули без пари- тета имеют разрядность 32 бит, с паритетом — 36 бит, модули ЕСС — 36 или 40 бит. Модули ЕСС-36 и ЕСС-40 (ECC-optimised) не допускают побайтного обращения и существенно отличаются от 32-битных и паритетных модулей.

7,1. Динамическая память

259



 

Рис. 7.12. Модули SIMM-72

Таблица 7.9. Назначение выводов модулей SIMM 72-pin

Контакт

Назначение для модулей х32,

Контакт

Назначение для модулей х32,

Parity/ECC1

Parity/ECC1

1

GND

37

PQ1/DQ19

2

DQO/DQO

38

PQ3/DQ20

3

DQ16/DQ1

39

GND

4

DQ1/DQ2

40

CASO#

5

DQ17/DQ3

412

CAS2#/MA10

6

DQ2/DQ4

422

CAS3#/MA11

7

DQ18/DQ5

43

CAS1»

8

DQ3/DQ6

44

RASO#

9

DQ19/DQ7

45

RAS1#

10

+5В

462

(OE1#)/DQ21

112

(CAS-Parity#)/PD5

47

WE#

12

МАО

482

Reserved/ECC

13

МА1

49

DQ8/DQ22

14

МА2

50

DQ24/DQ23

15

МАЗ

51

DQ9/DQ24

16

МА4

52

DQ25/DQ25

17

МА5

53

DQ10/DQ26

18

МА6

54

DQ26/DQ27

19*

МА10/ОЕ#

55

DQ11/DQ28

20

DQ4/DQ8

56

DQ27/DQ29

21

DQ20/DQ9

57

DQ12/DQ30

2,2

DQ5/DQ10

58

DQ28/DQ31

23

DQ21/DQ11

59

+5B

24

DQ6/DQ12

60

DQ29/DQ32

25

DQ22/DQ13

61

DQ13/DQ33

26

DQ7/DQ14

62

DQ30/DQ34

27

DQ23/DQ15

63

DQ14/DQ35

28

МА7

642

DQ31/DQ36

292

MA11(OEO#)/DQ16

652

DQ15/DQ37

продолжение^

260

Глава 7. Интерфейсы электронной памяти

Таблица 7.9 (продолжение)

Контакт   Назначение для модулей х32, Parity/ECC1

Контакт   Назначение для модулей х32, Parity/ECC1

 

30

+5В

31

МА8

32

МА9

ЗЗ2

RAS3#/NC

342

RAS2#/NC

35

PQ2/DQ17

36

PQO/DQ18

662

(OE2#)/DQ38

67

PD1

68

PD2

69

PD3

70

PD4

71г

(OE3#)/DQ39

72

GND

<


1   Модули ECC различных производителей могут отличаться по назначению выводов. Некоторые моду­ли по выводам совпадают с паритетными, но могут различаться по связям контрольных бит с сигнала­ми RASx# и CASx#.

2   Могут существенно отличаться по назначению у модулей ЕСС. Сигналы DQ[36:39] имеются только в модулях ЕСС-40. В скобках приведены назначения выводов модулей фирмы IBM.

Сигналы модулей SIMM (табл. 7.10) в основном совпадают с сигналами микро­схем динамической памяти. Для идентификации модулей предназначены сигна­лы PD[1:5]. По заземленным (на модуле) сигналам системная плата может распо­знать быстродействие (тип) и объем установленной памяти. Стандарт JEDEC для SIMM-72 определяет следующее назначение выводов (0 — заземлен, 1 — свободен):

¦     сигналы PD[1: 2] (контакты 67,68) — объем памяти модуля, Мбайт: 00=4,11=8,01=16, 10=32;

¦     сигналы PD[3:4] (контакты 69,70) - время доступа, не: 00=100, 10=80, 01=70,11=60;

¦     сигнал PD5 может являться признаком ЕСС-модуля (заземленный контакт).

Таблица 7.10. Сигналы модулей SIMM Сигнал    Назначение

MAi         Multiplexed Address — мультиплексированные линии адреса. Во время спада сигнала RAS# на этих линиях присутствует адрес строки, во время спада CAS# — адрес столбца. Модули SIMM объемом 16 Мбайт могут быть с симметричной (square — квадратной) организацией — 11 бит адреса строк и 11 бит адреса колонок или асимметричной — 12x10 бит соответственно

DQx        Data Bit — биты данных (объединенные входы и выходы) PQx        Parity Bit — бит паритета х-го байта

PB-ln,      Parity Bit Input, Output — вход и выход микросхемы бита паритета (для SIPP PB-Out     и SIMM-30). Для хранения паритета в этих модулях всегда используются микросхемы

с однобитной организацией, у которых вход и выход разделен. Обычно эти контакты

на модуле соединены

WE# Write Enable — разрешение записи. При низком уровне сигнала во время спада CAS# выполняется запись в ячейку.


Переход WE# в низкий уровень и обратно при высоком уровне CAS# переводит выходной буфер EDO DRAM в высокоимпедансное состояние

RASx#     Стробы выборки строк. Сигналы RASO* и RAS1 # используются соответственно для бит [0:15] и [16:31] первого банка, RAS1#nRAS3#— для бит [0:15] и [16:31] второго банка

7.1. Динамическая память_____________________________________________ 261

Таблица 7.10. Сигналы модулей SIMM Сигнал    Назначение

CASx#     Стробы выборки столбцов, отдельные для каждого байта: CASO# — DQ[0:7], PQO;

CAS1# — DQ[8:15], PQ1; CAS2# — DQ[16:23], PQ2; CAS3# — DQ[24:31], PQ3. В ECC-модулях возможно обращение только ко всему модулю по сигналам CASO* и CAS1 #

CAS-       Строб выборки столбцов для контрольных разрядов (редко используемый вариант)

Parity*

ОЕх#       Output Enable — разрешение открытия выходного буфера. Эти выводы на системной плате обычно соединяются с логическим нулем, а для управления буфером используются сигналы RAS#, CAS# и WE#. На некоторых модулях SIMM могут отсутствовать

PD[1:5]    Presence Detect — индикаторы присутствия (обычно не используются) N.C.        No Connection — свободный вывод

Модули DIMM-168 и DIMM-184

Модуль памяти DIMM-168 (Dual-In-line-Memory Module) имеет 168 независимых печатных выводов, расположенных с обеих сторон (контакты 1-84 — с фронтальной стороны, 85-168 — с тыльной). Разрядность шины данных — 8 байт, организация рассчитана на применение в компьютерах с четырех- и восьмибайтной шиной данных. Конструкция и интерфейс модулей соответствует стандарту JEDEC 21-С. Модули устанавливаются на плату вертикально в специальные разъемы (слоты) с ключевыми перегородками, задающими допустимое питающее напряжение и тип (поколение) применимых модулей. Модули выпускаются для напряжения пита­ния 3,3 и 5 В. Вид модулей и сочетания ключей представлены на рис. 7.13. Тол­щина модулей с микросхемами в корпусах SOJ не превышает 9 мм, в корпусах TSOP - 4 мм.

По внутренней архитектуре модули близки к SIMM-72, но имеют удвоенную раз­рядность и, соответственно, удвоенное количество линий CAS#.


Также удвоено число сигналов разрешения записи и разрешения выходных буферов, что позво­ляет организовывать модули в виде двух 4-байтных банков с возможностью их чередования (Bank Interleaving). Модули могут иметь разрядность 64, 72 или 80 бит, дополнительные разряды 72-битных модулей организуются либо по схеме контроля паритета (приписываясь к соответствующим байтам), либо по схеме ЕСС; 80-битные — только по схеме ЕСС.

Модули DIMM первого поколения (по IBM) были ориентированы на асинхрон­ную память (FPM, EDO и BEDO); по архитектуре они напоминают SIMM-72. В модулях применяется параллельная идентификация — параметры быстро­действия и объема передаются через 8 буферизованных выводов идентификации (Presence Detect pins). Модули первого поколения не получили широкого рас­пространения, поскольку не принесли принципиальных новшеств в подсистему памяти.

Модули второго поколения отличаются тем, что позволяют использовать микро­схемы как асинхронной (FPM и EDO), так и синхронной динамической памяти

262

Глава 7. Интерфейсы электронной'памяти

(SDRAM). Внешне они похожи на модули первого поколения, но обличаются ключом, не допускающим ошибочную установку. Унифицированное назначение выводов позволяет в одни и те же слоты устанавливать как модули DRAM; так и SDRAM. Нумерация бит данных единая для всех типов организации — конт­рольные биты СВх имеют отдельную нумерацию, их наличие зависит от организации (паритет, ЕСС-72, ЕСС-80).



Рис. 7.13. Модули DIMM: а — вид модуля DIMM-168, б — ключи для модулей первого поколения, в — ключи для модулей второго поколения, г — вид модуля DIMM-184

Модули с любой организацией используют побайтное распределение информа­ционных бит по сигналам CASx# (табл. 7.11), распределение контрольных бит представлено в табл. 7.12. Младший бит адреса приходит по одной линии на все микросхемы модуля. Сигналы управления модулей SDRAM значительно отлича­ются от модулей DRAM. Исполняемая операция SDRAM определяется сигнала* ми RAS#, CAS# и WE#, синхронизируемыми по фронту соответствующих сигна­лов СКх.


Назначение сигналов модулей приведено в табл. 7.13, назначение выводов модулей DRAM — в табл. 7.14, SDRAM — в табл. 7.15.

7.1. Динамическая память

263

Таблица 7.11. Организация информационных и управляющих сигналов для модулей DIMM-168 второго поколения



Таблица 7.12. Связь контрольных бит с управляющими сигналами для модулей DIMM-168 второго поколения



Таблица 7.13. Сигналы модулей DIMM-168 второго поколения и DIMM-184



продолжение*?

264________________________________ Глава 7. Интерфейсы электронной памяти

Таблица 7.13 (продолжение)



В модулях SDRAM вместо раздельных сигналов RAS[0:3]# для выбора банков (рядов микросхем) используются сигналы S0#, S1#, S2# и S3#; вместо CAS[0:7]# для выбо­ра байтов — сигналы DQMBO-DQMB7; сигналы WE2#, OEO# и ОЕ2# не используются.

265

7.1. Динамическая память

Таблица 7.

14. Назначение выводов DIMM-168 DRAM второго поколения

Контакт

Цепь

Контакт

Цепь

Контакт

Цепь

Контакт

Цепь

1

VSS

85

VSS

43

VSS

127

VSS

2

DQO

86

DQ32

44

OE2#

128

DU

3

DQ1

87

DQ33

45

RAS2#

129

RAS3#

4

DQ2~~

88

DQ34

46

CAS2#

130

CAS6#

5

DQ3

89

DQ35

47

CAS3#

131

CAS7#

6

VCC

90

VCC

48

WE2#

132

DU

7

DQ4

91

DQ36

49

VCC

133

VCC

8

DQ5

92

DQ37

50

CB10

134

CB14

9

DQ6

93

DQ38

51

CB11

135

CB15

10

DQ7

94

DQ39

52

CB2

136

CB6

11

DQ8

95

DQ40

53

CB3

137

CB7

12

VSS

96

VSS

54

VSS

138

VSS

13

DQ9

97

DQ41

55

DQ16

139

DQ48

14

DQ10

98

DQ42

56

DQ17

140

DQ49

15

DQ11

99

DQ43

57

DQ18

141

DQ50

16

DQ12

100

DQ44

58

DQ19

142

DQ51

17

DQ13

101

DQ45

59

VCC

143

VCC

18

VCC

102

VCC

60

DQ20

144

DQ52

19

DQ14

103

DQ46

61

NC

145

NC

20

DQ15

104

DQ47

62

DU

146

DU

21

СВО

105

CB4

63

NC

147

NC

22

СВ1

106

CBS

64

VSS

148

VSS

23

VSS

107

VSS

65

DQ21

149

DQ53

24

СВ8

108

CB12

66

DQ22

150

DQ54

25

СВ9

109

CB13

67

DQ23

151

DQ55

26

VCC

110

VCC

68

VSS

152

VSS

27

WEO#

111

DU

69

DQ24

153

DQ56

28

CASO#

112

CAS4#

70

DQ25

154

DQ57

29

CAS1#

113

CAS5#

71

DQ26

155

DQ58

30

RASO#

114

RAS1#

72

DQ27

156

DQ59

31

OEO#

115

DU

73

VCC

157

VCC

32

VSS

116

VSS

74

DQ28

158

DQ60

33

АО

117

A1

75

DQ29

159

DQ61

34

A2

118

A3

76

DQ30

160

DQ62

35

A4

119

A5

77

DQ31

161

DQ63

36

A6

120

A7

78

VSS

162

VSS

37

A8

121

A9

79

NC

163

NC

38

A10

122

A11

80

NC

164

NC

39

A12

123

A13

81

NC

165

SAO

40

VCC

124

VCC

82

SDA

166

SA1

41

VCC

125

DU

83

SCL

167

SA2

42

DU

126

DU

84

VCC

168

VCC

<


266

Глава 7. Интерфейсы электронной памяти

Таблица 7.15. Назначение выводов DIMM-168 SDRAM

Контакт   Цепь

Контакт

Цепь

Контакт

Цепь

Контакт

Цепь

1

VSS

85

VSS

43

VSS

127

VSS

2

DQO

86

DQ32

44

DU2

128

CKEO

3

DQ1

87

DQ33

45

S2#

129

S3#

4

DQ2

88

DQ34

46

DQMB2

130

DQMB6

5

DQ3

89

DQ35

47

DQMB3

131

DQMB7

6

VCC

90

VCC

48

DU2

132

A13

7

DQ4

91

DQ36

49

VCC

133

VCC

8

DQ5

92

DQ37

50

CB10

134

CB14

9

DQ6

93

DQ38

51

CB11

135

CB15

10

DQ7

94

DQ39

52

CB2

136

CB6

11

DQ8

95

DQ40

53

CB3

137

CB7

12

VSS

96

VSS

54

VSS

138

VSS

13

DQ9

97

DQ41

55

DQ16

139

DQ48

14

DQ10

98

DQ42

56

DQ17

140

DQ49

15

DQ11

99

DQ43

57

DQ18

141

DQ50

16

DQ12

100

DQ44

58

DQ19

142

DQ51

17

DQ13

101

DQ45

59

VCC

143

VCC

18

VCC

102

VCC

60

DQ20

144

DQ52

19

DQ14

103

DQ46

61

NC

145

NC

20

DQ15

104

DQ47

62

Vref

146

Vref

21

СВО

105

CB4

63

CKE1

147

REGE

22

СВ1

106

CBS

64

VSS

148

VSS

23

VSS

107

VSS

65

DQ21

149

DQ53

24

СВ8

108

CB12

66

DQ22

150

DQ54

25

СВ9

109

CB13

67

DQ23

151

DQ55

26

VCC

110

VCC

68

VSS

152

VSS

27

we#

111

CAS#

69

DQ24

153

DQ56

28

DQMBO

112

DQMB4

70

DQ25

154

DQ57

29

DQMB1

113

DQMB5

71

DQ26

155

DQ58

30

S0#

114

S1#

72

DQ27

156

DQ59

31

DU2

115

RAS#

73

VCC

157

VCC

32

VSS

116

VSS

74

DQ28

158

DQ60

33

АО

117

A1

75

DQ29

159

DQ61

34

A2

118

A3

76

DQ30

160

DQ62

35

A4

119

AS

77

DQ31

161

DQ63

36

A6

120

A7

78

VSS

162

VSS

37

AS

121

A9

79

CK2

163

CK3

38

АЮ(АР)

122

BAO

80

NC1

164

NC

39

ВА1

123

A11

81

WP

165

SAO

40

VCC

124

VCC

82

SDA

166

SA1

41

VCC

125

CK1

83

SCL

167

SA2

42

СКО

126

A12

84

VCC

168

VCC

1 NC — не подключен

2 DU-н

it использовать!

<


Tvl. Динамическая память

В модулях, начиная со второго поколения, применена последовательная идентифи­кация параметров на двухпроводном интерфейсе (PC) для чтения атрибутов (иден­тификации) из специальной конфигурационной памяти (обычно EEPROM 24С02), установленной на модулях.

168-pin Unbuffered DIMM — модули, у которых все цепи не буферизованы (од­ноименные адресные и управляющие сигналы микросхем соединены параллель­но и заводятся прямо с контактов модуля). Эти модули сильнее нагружают шину памяти, но позволяют добиться максимального быстродействия. Они предназ­начены для системных плат с небольшим (1-4) количеством слотов DIMM или имеющих шину памяти, буферизованную на плате. Модули выполняются на микросхемах DRAM или SDRAM. Высота модулей не превышает 51 мм. Объем 8-512 Мбайт.

168-pin Registered DIMM — модули синхронной памяти (SDRAM), у которых адресные и управляющие сигналы буферизованы регистрами, синхронизиру­емыми тактовыми импульсами системной шины. По виду этот тип DIMM легко отличим — кроме микросхем памяти и EEPROM на них установлено несколь­ко микросхем регистров-защелок. За счет регистров эти модули меньше нагру­жают шину памяти, что позволяет набирать больший объем памяти. Применение регистров повышает точность синхронизации и, следовательно, — тактовую час­тоту. Однако регистр вносит дополнительный такт задержки. Кроме того, на модулях может быть установлена микросхема ФАПЧ (PLL), формирующая тактовые .сигналы для микросхем памяти и регистров-защелок. Это делается для разгрузки линий синхронизации, причем в отличие от обычной буфериза­ции сигнала, вводящей задержку между входом и выходом, схема PLL обес­печивает синфазность выходных сигналов (их на выходе PLL несколько, каж­дый для своей группы микросхем) с опорным сигналом (линия СКО). Модули на 64 Мбайт могут быть и без схем PLL — в них линии СК[0:3] разводятся прямо на свои группы микросхем памяти. Регистры могут быть переведены в режим асинхронных буферов (только на 66 МГц), для чего на вход REGE нужно подать низкий уровень.


Для модулей на 66 МГц возможна замена регистров асинхрон­ными буферами.

Модули DIMM-184 предназначены для микросхем DDR SDRAM. По габаритам они аналогичны модулям DIMM-168, но у них имеются дополнительные вырезы по бокам (см. рис. 7.13, г) и отсутствует левый ключ. Разрядность — 64 или 72 бит (ЕСС), имеются варианты с регистрами в адресных и управляющих цепях ( Registered DDR SDRAM) и без них. Напряжение питания — 2,5 В. Идентификация после­довательная. Состав сигналов в основном повторяет набор для DIMM SDRAM, назначение выводов приведено табл. 7.16. Модули отличаются большим количе­ством стробирующиХ сигналов DQSx — по линии на каждые 4 бита данных (DQS8 и DQS17 используются для стробирования контрольных битов). Вход тактовой частоты только один, но дифференциальный — раздачу сигналов по микросхемам памяти и регистрам осуществляет микросхема DLL.

268

Глава 7. Интерфейсы электронной памяти

Таблица 7

.16. Назначение выводов DIMM-184 DDR SDRAM

Контакт

Цепь

Контакт

Цепь

Контакт

Цепь

Контакт

Цепь

1

VREF

47

DQS8

93

VSS

139

VSS

2

DQO

48

АО

94

DQ4

140

DQS17

3

VSS

49

CB2

95

DQ5

141

A10

4

DQ1

50

VSS

96

VDDQ

142

CB6

5

DQSO

51

СВЗ

97

DQS9

143

VDDQ

6

DQ2

52

BA1

98

DQ6

144

CB7

7

VDD

53

DQ32

99

DQ7

145

VSS

8

DQ3

54

VDDQ

100

VSS

146

DQ36

9

NC

55

DQ33

101

NC

147

DQ37

10

RESET*

56

DQS4

102

NC

148

VDD

11

VSS

57

DQ34

103

A13

149

DQS13

12

DQ8

58

VSS

104

VDDQ

150

DQ38

13

DQ9

59

BAO

105

DQ12

151

DQ39

14

DQS1

60

DQ35

106

DQ13

152

VSS

15

VDDQ

61

DQ40

107

DQS10

153

DQ44

16

DU

62

VDDQ

108

VDD

154

RAS#

17

DU

63

WE#

109

DQ14

155

DQ45

18

VSS

64

DQ41

110

DQ15

156

VDDQ

19

DQ10

65

CAS#

111

CKE1

157

S0#

20

DQ11

66

VSS

112

VDDQ

158

S1#

21

CKEO

67

DQS5

113

BA2

159

DQS14

22

VDDQ

68

DQ42

114

DQ20

160

VSS

23

DQ16

69

DQ43

115

A12

161

DQ46

24

DQ17

70

VDD

116

VSS

162

DQ47

25

DQS2

71

DU

117

DQ21

163

DU

26

VSS

72

DQ48

118

A11

164

VDDQ

27

A9

73

DQ49

119

DOS11

165

DQ52

28

DQ18

74

VSS

120

VDD

166

DQ53

29

A7

75

DU

121

DQ22

167

FETEN

30

VDDQ

76

DU

122

A8

168

VDD

31

DQ19

77

VDDQ

123

DQ23

169

DQS15

32

A5

78

DQS6

124

VSS

170

DQ54

33

DQ24

79

DQSO

125

A6

171

DQ55

34

VSS

80

DQ51

126

DQ28

172

VDDQ

35

DQ25

81

VSS

127

DQ29

173

NC

36

DQS3

82

VDDID

128

VDDQ

174

DQ60

37

A4

83

DQ56

129

DQS12

175

DQ61

38

VDD

84

DQ57

130

A3

176

VSS

39

DQ26

85

VDD

131

DQSO

177

DOS16

40

DQ27

86

DQS7

132

VSS

178

DQ62

41

A2

87

DQ58

133

DQ31

179

DQ63

42

VSS

88

DQ59

134

CB4

180

VDDQ

43

A1

89

VSS

135

CBS

181

SAO

44

CBO

90

WP

136

VDDQ

182

SA1

45

CB1

91

SDA

137

CKO

183

SA2

46

VDD

92

SCL

138

CKO#

184

VDDSPD

<


7.1. Динамическая память_____________________________________________ 269

Модули RIMM

Модули RIMM (Rambus Interface Memory Module), no форме похожие на обыч­ные модули памяти (рис. 7.14), специально предназначены для памяти RDRAM. У них 30-проводная шина проходит вдоль модуля слева направо, и на эту шину без ответвлений напаиваются микросхемы RDRAM в корпусах BGA. Сигналы интерфейса модуля (табл. 7.17) соответствуют сигналам канала Rambus, но в их названии имеется еще приставка L (Left) и R (Right) для левого и правого вывода шины соответственно. Модуль RIMM содержит до 16 микросхем RDRAM, которые всеми выводами (кроме двух) соединяются параллельно. Микросхемы памяти за­крыты пластиной радиатора. В отличие от SIMM и DIMM, у которых объем памя­ти кратен степени числа 2, модули RIMM могут иметь более равномерный ряд объемов — в канал RDRAM память можно добавлять хоть по одной микросхеме.



Рис. 7.14. Модули RIMM

Таблица 7.17. Назначение выводов RIMM



продолжение*?

270

Глава 7. Интерфейсы электронной памяти

Таблица 7.17 (продолжение)

Контакт

Цепь

Тип

Назначение

96

LCFMN

36

LSCK

50

RSCK

46

SCL

40,124

VREF

12

LCTMN

IRSL

14

LCTM

IRSL

98,16,100

LROW2...LROWO

IRSL

I RSL        Синхронизация (-) от ведущего устройства (для приема данных) Пороговый уровень сигналов RSL (1,8 В)

Синхронизация (-) к ведущему устройству (для передачи данных)

Синхронизация (+) к ведущему устройству (для передачи данных)

Шина строк (для управляющей и адресной информации)

18,102, 20,104,22           LCOL4... LCOLO   I RSL

114,30,112,28,110,         LOQB8...LOQBO  I/ORSL

26,108,24,106

120                                  LCMD                     ICMOS

Шина столбцов (для управляющей и адресной информации)

Шина данных В

Последовательные команды (для обмена с управляющими регистрами). Используется и для управления энергопотреблением



83,167, 81,165,79,     RDQA8...RDQAO    I/O RSL 163,77,161,75

I CMOS      Синхронизация последовательных команд и данных (для обмена с управляющими регистрами) Шина данных А

159

RCFM

IRSL

157

RCFMN

IRSL

73

RCTMN

IRSL

71

RCTM

IRSL

155,69,153

RROW2...RROWO

IRSL

Синхронизация (+) от ведущего устройства (для приема данных) Синхронизация (-) от ведущего устройства (для приема данных)

Синхронизация (-) к ведущему устройству (для передачи данных)

Синхронизация (+) к ведущему устройству (для передачи данных)

Шина строк (для управляющей и адресной информации)

67,151,65,148,63           RCOL4...RCOLO    I RSL

139,55,141,57,143,        RDQB8...RDQBO  I/ORSL

59,145,61,147

134                                 RCMD                     ICMOS

Шина столбцов (для управляющей и адресной информации)

Шина данных В

Последовательные команды (для обмена с управляющими регистрами). Используется и для управления энергопотреблением

I CMOS      Синхронизация последовательных команд и данных (для обмена с управляющими регистрами)

I CMOS      Синхронизация последовательной идентификации

271

7.1. Динамическая память

Контакт

Цепь

Тип

Назначение

47

SDA

I/O CMOS

Данные последовательной идентификации

131,130

SA1.SAO

ICMOS

Адрес последовательной идентификации

43,44,127,128

VT

Питание терминаторов (1,4 В)

Модули SO DIMM-72 pin

72 pin SO DIMM (Small-Outline-Dual-Inline-Memory Module) — малогабаритный (длина 2,35" — 60 мм) модуль с двусторонним 72-контактным разъемом, нечетные контакты расположены с фронтальной стороны, четные — с тыльной (рис. 7.15, табл. 7.18 и 7.19). Модули комплектуются микросхемами DRAM в корпусах TSOP, емкость 2-32 Мбайт, разрядность данных — 32 или 36 бит (с контролем парите­та). 36-битные модули отличаются только наличием дополнительных бит PQx. Память организована в виде двух двухбайтных слов с возможностью побайтного обращения и предназначена для двух- и четырехбайтных применений.


Информа­ ция об объеме, организации, адресации, быстродействии и регенерации передает­ся через семь линий параллельной идентификации:

¦     PD7 — регенерация: 1=стандартная, 0=расширенная или саморегенерация;

¦     PD6, PD5 - время доступа: 00=50 не, 10=70 не, 11=60 не;

¦     PD[4:1] — организация.



 

Рис. 7.15. Модули SO DIMM-72 pin

Таблица 7.18. Организация информационных и управляющих сигналов модулей SO DIMM-72

Линии CAS#

CASO#

CAS1#

CAS2#

CAS3#

Биты данных

DQ[0:7], PQ8

DQ[9:15],PQ17

DQ[18:25],PQ26

DQ[27:34], PQ35

и паритета

Выбор банка 0

RAS о#:     ;

RAS2#

Выбор банка 1

RAS1*

RAS3#

272

Глава 7.

Интерфейсы

электронной

памяти

Таблица 7.

19.

Назначение выводов SO DIMM-72 pin

Контакт

Цепь             Контакт           Цепь

1

VSS

2

DQO

3

DQ1

4

DQ2

5

DQ3

6

DQ4

7

DQ5

8

DQ6

9

DQ7

10

VCC

11

PD1

12

A0

13

А1

14

A2

15

A3

16

A4

17

А5

18

A6

19

А10

20'

PQ8

21

DQ9

22

DQ10

23

DQ11

24

DQ12

25

DQ13

26

DQ14

27

DQ15

28

A7

29

А11

30

VCC

31

А8

32

A9

33

RAS3*

34

RAS2#

35

DQ16

361

PQ17

37

DQ18

38

DQ19

39

VSS

40

CASO#

41

CAS2#

42

CAS3#

43

CAS1#

44

RASO#

45

RAS1#

46

A12

47

WE#

48

A13

49

DQ20

50

DQ21

51

DQ22

52

DQ23

53

DQ24

54

DQ25

55'

PQ26

56

DQ27

57

DQ28

58

DQ29

59

DQ31

60

DQ30

61

VCC

62

DQ32

63

DQ33

64

DQ34

65'

PQ35

66

PD2

4 67

PD3

68

PD4

69

PD5

70

PD6

71

PD7

72

VSS



' У 32-битных модулей контакт свободен.

Модули SO DIMM-144 pin

Модуль 144pin SO DIMM— малогабаритный модуль (длина 2,35" — 60 мм) с двусто­ронним 144-контактным разъемом (рис. 7.16, табл. 7.20), емкость 8-64 Мбайт, раз­рядность данных — 64 или 72 бит ЕСС. Модули обеспечивают побайтное обращение по сигналам CAS[0:7]#, сигнал RASO* выбирает банк 0, сигнал RAS1 # — банк 1 (при его наличии). Напряжение питания — 5 или 3,3 В, механический ключ напряжения питания расположен между контактами 59-60 и 61-62. Нечетные контакты находят-

7.1. Динамическая память

273

ся с фронтальной стороны, четные — с тыльной. Идентификация последовательная. Модули могут содержать микросхемы как DRAM, так и SDRAM, объем 8-256 Мбайт.

Таблица 7.20. Назначение выводов модулей SO DIMM-144 pin

Контакт

Цепь1

Контакт

Цепь1

Контакт

Цепь1

Контакт

Цепь1

1

VSS

2

VSS

71

RAS1#

72

NC

3

DQO

4

DQ32

73

OE

74

NC

5

DQ1

6

DQ33

75

VSS

76

VSS

7

DQ2

8

DQ34

77

CB2

78

CB6

9

DQ3

10

DQ35

79

CB3

80

CB7

11

VCC

12

VCC

81

VCC

82

VCC

13

DQ4

14

DQ36

83

DQ16

84

DQ48

15

DQ5

16

DQ37

85

DQ17

86

DQ49

17

DQ6

18

DQ38

87

DQ18

88

DQ50

19

DQ7

20

DQ39

89

DQ19

90

DQ51

21

VSS

22

VSS

91

VSS

92

VSS

23

CASO#/

24

CAS4#/

93

DQ20

94

DQ52

DQMBO

DQMB4

25

CAS1#/

26

CAS5#/

95

DQ21

96

DQ53

DQMB1

DQMB5

27

VCC

28

VCC

97

DQ22

98

DQ54

29

АО

30

A3

99

DQ23

100

DQ55

31

A1

32

A4

101

VCC

102

VCC

33

A2

34

A5

103

A6

104

A7

35

VSS

36

VSS

105

A8

106

A11

37

DQ8

38

DQ40

107

VSS

108

VSS

39

DQ9

40

DQ41

109

A9

110

A12

41

DQ10

42

DQ42

111

A10

112

A13

43

DQ11

44

DQ43

113

VCC

114

VCC

45

VCC

46

VCC

115

CAS2#/

116

CAS6#/

DQMB1

DQMB6

47

DQ12

48

DQ44

117

CAS3#/

118

CAS7#/

DQMB3

DQMB7

49

DQ13

50

DQ45

119

VSS

120

VSS

51

DQ14

52

DQ46

121

DQ24

122

DQ56

53

DQ15

54

DQ47

123

DQ25

124

DQ57

55

VSS

56

VSS

125

DQ26

126

DQ58

57

CBO

58

CB4

127

DQ27

128

DQ59

59

CB1

60

CBS

129

VCC

130

VCC

Ключ напряжения питания

131

DQ28

132

DQ60

Ключ напряжения питания

133

DQ29

134

DQ61

61

DU/CLKO

62

DU/CKEO

135

DQ30

136

DQ62

63

VCC

64

VCC

137

DQ31

138

DQ63

65

DU/RAS*

66

DU/CAS#

139

VSS

140

VSS

67

WE#

68

NC/CKE1

141

SDA

142

SCL

69

RASO#/SO#

70

NC/A12

143

VCC

144

VCC

1 DRAM/ SDRAM

274

Глава 7. Интерфейсы электронной памяти

60.0



Рис. 7.16. Модули SO DIMM-144 pin

Модули DRAM cards-88 pin

Модули 88 pin DRAM cards — миниатюрные модули (3,37"х2,13"хО,13" — 85,5x х54хЗ,3 мм) в пластиковом корпусе размером с карту PCMCIA (PC Card). Име­ют 88-контактный разъем (не PCMCIA!), разрядность 18, 32 или 36 бит, емкость 2-36 Мбайт. Комплектуются микросхемами DRAM в корпусах TSOP. Информа­ция о быстродействии и объеме передается по восьми выводам. Внутренняя архи­тектура близка к SIMM-72. Напряжение питания — 5 или 3,3 В. Применяются в малогабаритных компьютерах, легко устанавливаются и снимаются.


Содержание раздела